随着晶片业界年度盛事 Hot Chip 34 开跑，各大半导体与晶片商也陆续在活动公布自家的压箱宝，其中 Intel 在 Hot Chip 34 由执行长 Pat Gelsinger 亲自介绍 Intel 一系列在制程与封装的创新技术，因应新一代 2.5D 与 3D 晶片块( Tile )设计与 Intel 的多元晶圆生产策略，这此次公布的技术也应用在即将推出的 Meteor Lake 、 Ponte Vecchio GPU 、 Xeon D-2700 、 Xeon D-1700 与 FPGA 等，同时也概述 Intel 的系统晶圆代工模式。
技术出身的 Intel 现任执行长Pat Gelsinger 指出， Intel 结合如 RibbonFET 、 PowerVIA 、 High-NA 微影制程与 2.5D 、 3D 封装， Intel 抱有自今日单一封装 1 千亿个电晶体、至2030 年实现 1 兆个电晶体的目标。
同时 Intel 也指出当前也是全新的半导体黄金时代，晶片制造需要自以往单一晶圆代工的思维转型微系统晶圆代工，其中 Intel 在系统晶圆代工模式结合先进封装、开放的 Chiplet 小晶片生态与软体元件，借助组装与提供系统单封装方式，实现全球对於不同运算能力与沉浸式体验的需求。
▲ Intel 宣示结合先进封装、混合制程 Chiplet 的设计是驱动半导体发展的新动力，晶圆代工亦宣转换至微系统晶圆代工思维
Intel 在 Hot Chips 34 也对多款即将上市的产品进行架构预览：
针对消费级 CPU 产品的 Metror Lake 、 Arrow Lake 与 Lunar Lake 处理器：
作为 Intel 在消费市场主力的接续三个世代产品， Intel 将采用晶片块设计於制造、功耗与效能迎接突破性架构；透过 Intel Foveros 连接技术，以 3D 配置使 CPU 、 GPU 、 SoC 与 I/O 晶片块堆叠，同时借助产业的 UCIe ( Universal Chiplet InterconnectExpress )标准实现平台转型，使来自不同晶片供应商、不同制程的晶片块以封装技术进行偕同工作。
资料中心级 GPU Ponte Vecchio ：
Ponte Vecchio 是 Intel 首款针对 HPC 级资料中心所开发的超高效能 GPU 产品，以多个复杂设计的晶片块以及嵌入式多晶片互连桥接( EMIB )与 Foveros 先进封装连接，再透过 MDFI 互连扩展到两个堆叠，使单一封装包含超过 1 千亿个电晶体；再辅以 Intel 开放软体模型，以 One API 简化 API 抽象与块架构设计。
为 5G 物联网、企业与云端应用设计的 Xeon D-2700 与 Xeon D-1700 ：
此两系列晶片式 Intel 为因应新世代网路基础与云到端的物联网应用所开发，特别考虑实际场域的功耗与空间限制，透过晶片块设计，整合先进运算核心、可灵活运用封包处理器的 100G 乙太网路、内嵌加密加速、时间协调运算( TCC )、时效性网路( TSN )与 AI 处理最佳化。
高效能与高度弹性硬体加速工具 FPGA ：
FPGA 向来都是具备高度弹性的硬体加速工具，尤其近日更在射频领域有相当大的潜力； Intel 记住整合数位与类比晶片块，并融合来自不同制程节点、不同晶圆代工厂的晶片块，提供具备新效率与可缩减开发者时间与最高灵活性的设计。